독립적인 기능을 가지고 재사용이 가능한 회로 또는 칩 레이아웃 디자인. SoC(System on Chip) 또는 FPGA(Field Programmable Gate Array) 회로 설계 시 마이크로프로세서, 메모리, 디지털 신호 처리기, 아날로그 신호 처리기, 다양한 입출력(I/O) 회로 등이 기능 블록으로 사용될 수 있다. 논리 합성이 가능한 RTL(Register Transfer Level) 코드 형태의 소프트(soft) IP, 정해진 공정에 따라 배치, 배선이 완료된 설계 데이터 형태의 하드(hard) IP, 약간의 플로어플래닝(floorplanning) 정보를 가진 게이트 수준의 네트리스트(netlist) 형태의 펌(firm) IP로 구분된다. 또한 회로를 구동하기 위한 디바이스 드라이버, 소프트웨어, 펌웨어 등을 포함한다.